简介
2006年6月，英特尔公司的研究人员最近成功开发出来了一种集成高介电常数材料和金属栅极，以及应变硅技术的三栅极晶体管。它的出现将再次提高半导体器件的性能。
英特尔非常重视这种器件的研发，因为它很大程度上能提高性能降低功耗。研究人员希望这种期间能够被大规模的应用在45纳米的制造工艺中。
内容
对平面晶体管工艺的创新
平面晶体管自上个世纪50年代被发明出来，已经被广泛的应用在半导体的各个领域。但是随着新工艺的不断发展，晶体管也越做越小。现今的器件尺度已经开始用纳米来衡量了，有些期间的最小部位甚至仅仅包含几层原子。但是问题随之而来：如何降低由漏电流产生的功耗呢？
研究人员从晶体管的结构入手开始改造，变以往的平面导电沟道为立体沟道。请看下面的两张图：
图一：传统的平面晶体管，栅极和绝缘层建在平面沟道之上。沟道仅仅占用了硅片的一小部分。箭头所示在沟道不导通的情况下，漏电流依然可以通过下面的硅衬底进而造成不必要的能量损失。在器件缩小时这种现象尤为严重。
图二：理想的晶体管最好是把栅极环绕在立体沟道的周围，并且把栅极的绝缘层做得很薄。这样可以最大限度的控制沟道电流的导通和截止。三栅极晶体管的三个栅极分别占据了沟道四个平面中的三个，其工作效率很接近理想状态。
新器件有望采用45纳米制造工艺
图三：新器件的电子显微镜图。
与现今的65纳米平面晶体管相比，三栅晶体管能够增加45％的沟道电流的基础上，把漏电流降为50分之一，降低器件开关所需的功率35％。
英特尔高层人士Robert Chau说：“四年前我们首度开发了这种器件，这几年我们不断的改善它的性能和制造工艺，并且提高它与传统工艺的兼容性。”他举例说：“我们现在用这种器件做的静态随机存储器的单元读取电流至少比传统的单元提高一半。”英特尔的研发部门执行主席Mike Mayberry也表示肯定：“新器件的开发成功证明英特尔有能力继续引领半导体的最新工艺。 我们已经成功的把三栅晶体管，高介材料，以及应变硅技术融为一体，这些工艺使我们信心十足的再坚持摩尔定律至少十年。”
研究人员希望在未来的研究中，能够降低该器件的设计和制造成本，以便以更出色的性价比和低功耗应用在电脑及其他移动芯片中。 |
发表评论
打印本文
推荐本文
加入收藏
返回顶部
关闭窗口